前面在讲到 “ 脉冲D触发器 ” 和 “ 边沿D触发器 ” 时，都遇到了不稳定状态（亚稳定状态）。前者是在正常工作中出现，我们选择了优化器件；后者是在建立保持时间不够时出现，我们选择了提供充足的时间，或多级级联（异步信号接入同步电路时会用到，下一篇文章会讲）。
今天让我们看看，同步电路内部，建立保持时间如何设计充足的吧。
继续阅读“可编逻辑 – 建立保持时间2”可编逻辑 – 建立保持时间
“ 边沿D触发器 ” 相较于 “ 脉冲D触发器 ” 有更好的使用性，设计人员只用关注Data在Clock上升沿前后的稳定情况，就可以轻松完成如数据锁存，数据同步等功能。
那Clock上升沿前后如果不稳定，会发生什么呢？让我们来看看吧。
继续阅读“可编逻辑 – 建立保持时间”